| 標題: | 單晶片系統驗證之核心技術開發---總計畫(III) Core Technologies for SoC Verification(III) |
| 作者: | 周景揚 JOU JING-YANG 國立交通大學電子工程學系及電子研究所 |
| 公開日期: | 2007 |
| 官方說明文件#: | NSC96-2220-E009-007 |
| URI: | http://hdl.handle.net/11536/88336 https://www.grb.gov.tw/search/planDetail?id=1463634&docId=262304 |
| Appears in Collections: | Research Plans |
- 單晶片系統驗證之核心技術開發---總計畫(II) / 周景揚;JOU JING-YANG
- 單晶片系統驗證之核心技術開發---子計畫四：單晶片系統設計流程之實體驗證(III) / 江蕙如;Jiang Iris Hui-Ru
- 單晶片系統驗證之核心技術開發---子計畫二：針對單晶片系統界面協定之驗證(III) / 周景揚;JOU JING-YANG
- 單晶片系統驗證之核心技術開發---子計畫五：系統晶片布局設計後之驗證與最佳化平台研究(III) / 李毅郎;Li Yih-Lang
- 單晶片系統驗證之核心技術開發---子計畫三：以特性為基礎之功能驗證與錯誤診斷(III) / 黃俊達;Huang Juinn-Dar
Loading...