奈米級先進絕緣層上覆矽(SOI)元件研製與分析

完整後設資料紀錄

DC 欄位	值	語言
dc.contributor.author	林鴻志	en_US
dc.contributor.author	HORNG-CHIHLIN	en_US
dc.date.accessioned	2014-12-13T10:31:42Z	-
dc.date.available	2014-12-13T10:31:42Z	-
dc.date.issued	2004	en_US
dc.identifier.govdoc	NSC93-2215-E009-078	zh_TW
dc.identifier.uri	http://hdl.handle.net/11536/91127	-
dc.identifier.uri	https://www.grb.gov.tw/search/planDetail?id=1026826&docId=195218	en_US
dc.description.abstract	本計畫將製作與研究UTB (Ultra Thin Body) 與鰭狀場效電晶體(FinEFT) 的FD (Fully Depleted) SOI 元件，配合完全矽化金屬閘極(FUSI)與矽化金屬擴散(SADS)源/汲極等方式，可以改變元件啟始電壓(Vth)的大小，並將元件應用於低溫製程。由於FD SOI 是利用相當薄且窄小的矽薄膜來控制短通道效應，在通道處最好沒有任何摻雜，以減少參數擾動(parameter fluctuation)的效應，所以早期傳統以離子植入方式調變起始電壓的方法對於此類元件並不適用。藉由改變閘極功函數來調變啟始電壓，是另一種可行之道；在本計畫中，藉由改變金屬矽化閘極中的雜質型態與濃度，來達到此目的，並進一步探討矽化金屬閘極對於元件特性的影響，矽化金屬閘極與閘極介電層材料之間的關係，雜質在矽化金屬中擴散速度。最後研究矽化金屬擴散與傳統離子植入源/汲極，對於應用於FD SOI 元件上之差異性，並冀望能發展出一高性能但低製程溫度的先進奈米級CMOS 製程。	zh_TW
dc.description.sponsorship	行政院國家科學委員會	zh_TW
dc.language.iso	zh_TW	en_US
dc.subject	完全矽化金屬閘極	zh_TW
dc.subject	矽化金屬擴散源/汲極	zh_TW
dc.subject	UTB	zh_TW
dc.subject	鰭狀電晶體	zh_TW
dc.title	奈米級先進絕緣層上覆矽(SOI)元件研製與分析	zh_TW
dc.title	Fabrication and Characterization of Advanced Nano-Scale SOI Devices	en_US
dc.type	Plan	en_US
dc.contributor.department	交通大學電子工程系	zh_TW
顯示於類別：	研究計畫

文件中的檔案：

932215E009078.pdf

若為 zip 檔案，請下載檔案解壓縮後，用瀏覽器開啟資料夾中的 index.html 瀏覽全文。