非同步處理器模擬器的設計與資料危障問題的研究

標題:	非同步處理器模擬器的設計與資料危障問題的研究 The Implementation of Simulator for Asynchronous Processor and the Study of Data Dependence
作者:	陳昌居 CHEN CHANG-JIU 國立交通大學資訊工程學系
關鍵字:	非同步處理器;資料相依;模擬器;Asynchronous processor;Data dependence;Simulator
公開日期:	2001
官方說明文件#:	NSC90-2213-E009-155
URI:	http://hdl.handle.net/11536/93690 https://www.grb.gov.tw/search/planDetail?id=656149&docId=123877
顯示於類別：	研究計畫

文件中的檔案：

若為 zip 檔案，請下載檔案解壓縮後，用瀏覽器開啟資料夾中的 index.html 瀏覽全文。