單晶片多處理機設計之研究---子計畫III：單晶片多處理機可程式實驗平台之設計與實現(III)

標題:	單晶片多處理機設計之研究---子計畫III：單晶片多處理機可程式實驗平台之設計與實現(III) Design and Implementation of a Programmable Experimental Platform for a Single Chip with Multiple CPUs (III)
作者:	王國禎 WANG KUO-CHEN 交通大學資訊科學研究所
關鍵字:	多處理器;單邊縱橫交換鍵;疊流式交換鍵控制協定;互接網路;硬體描述語言;現場可程式閘陣列;Multiprocessor;One sided crossbar switch;Pipelined switch control protocol;Interconnection network;Hardware description language (HDL);Field programmable gate array (FPGA)
公開日期:	1999
官方說明文件#:	NSC88-2213-E009-039
URI:	http://hdl.handle.net/11536/94570 https://www.grb.gov.tw/search/planDetail?id=442129&docId=79964
顯示於類別：	研究計畫

文件中的檔案：

若為 zip 檔案，請下載檔案解壓縮後，用瀏覽器開啟資料夾中的 index.html 瀏覽全文。