1. 目前位置：

瀏覽 的方式： 作者 趙家佐

跳到： 0-9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z
或是輸入前幾個字：  
顯示 23 到 42 筆資料，總共 46 筆 < 上一頁   下一頁 >
公開日期標題作者
2016對於使用機器學習技巧預測臨界電壓之測試時間縮減流程林建斈; 趙家佐; 電子研究所
2009嵌入式DRAM測試方法趙家佐; Chao Mango Chia-Tso; 國立交通大學電子工程學系及電子研究所
2007嵌入式動態隨機存取記憶體測試方法張啟銘; 趙家佐; 電子研究所
2013平行運算電子設計自動化技術研究---子計畫六：平行化多核心系統測試方法( III )趙家佐; Chao Mango Chia-Tso; 國立交通大學電子工程學系及電子研究所
2011平行運算電子設計自動化技術研究-子計畫六：平行化多核心系統測試方法( I )趙家佐; Chao Mango Chia-Tso; 國立交通大學電子工程學系及電子研究所
2012平行運算電子設計自動化技術研究-子計畫六：平行化多核心系統測試方法(2/3)趙家佐; Chao Mango Chia-Tso; 國立交通大學電子工程學系及電子研究所
2012延續正反器之測試策略徐浩文; Hsu, Hao-Wen; 趙家佐; Chao, Chia-Tso; 電子研究所
2007建構有未知值測試回應壓密之最佳化空間壓縮器趙家佐; Chao Mango Chia-Tso; 國立交通大學電子工程學系及電子研究所
2016從環繞於IC設計與製造資料所發展的智慧製造設計自動化研究-總計畫暨子計畫三：深度學習導向的類比電路佈局設計雛型研究陳宏明; 趙家佐; 國立交通大學電子工程學系及電子研究所 
2013微調電路佈局以適合聚焦離子束技術陳昱安; Chen, Yu-An; 趙家佐; Chao, Chia-Tso; 電子工程學系 電子研究所
2013應用寫入輔助電路之低功耗雙埠靜態隨機記憶體之測試方法黃召穎; Huang, Chao-Ying; 趙家佐; Chao, Chia-Tso; 電子工程學系 電子研究所
2007掃描鏈重新排列減少掃描移動功率架構在非指定的測試集合吳育澤; Yu-Ze Wu; 趙家佐; Chia-Tso Chao; 電子研究所
2007混合式測試回應壓密-結合空間壓密器與未知值阻擋多重輸入位移儲存趙家佐; Chao Mango Chia-Tso; 國立交通大學電子工程學系及電子研究所
2010測試次臨界電壓的靜態隨機存取記憶體的開路陳弘昕; Chen, Hung-Hsin; 趙家佐; Chao, Chia-Tso; 電子研究所
2014瑕疵導向的工業用測試流程盧敬和; Lu, Ching-Ho; 趙家佐; Chao, Chia-Tso; 電子工程學系 電子研究所
2010藉由更改電路佈局來增加聚焦離子束對訊號的探測能力與修正電路之能力陳擴安; Chen, Kuo-An; 趙家佐; Chao, Chia-Tso; 電子研究所
2009解決工程改變中所產生之輸入扭轉違規與輸出負載違規趙家佐; Chao Mango Chia-Tso; 國立交通大學電子工程學系及電子研究所
2009解決工程改變中所產生之輸入扭轉違規與輸出負載違規張智為; Chang, Chih-Wei; 趙家佐; Chao, Chia-Tso; 電子研究所
2012針對多重臨界電壓CMOS設計之有效率一筆劃電源開關繞線王易民; Wang, Yi-Ming; 趙家佐; Chao, C.-T. Mango; 電子研究所
2010針對粗顆粒多重臨界電壓CMOS技術之電源開關繞線趙家佐; Chao Mango Chia-Tso; 國立交通大學電子工程學系及電子研究所
顯示 23 到 42 筆資料，總共 46 筆 < 上一頁   下一頁 >