1. 目前位置：

瀏覽 的方式： 作者 Chao Mango Chia-Tso

跳到： 0-9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z
或是輸入前幾個字：  
顯示 1 到 13 筆資料，總共 13 筆
公開日期標題作者
2014以資料分析為導向之新型態電子設計自動化研究---子計畫六：應用於最低操作電壓認定與系統錯誤預測之資料探勘平台( I )趙家佐; Chao Mango Chia-Tso; 國立交通大學電子工程學系及電子研究所
2008利用重新排列掃描元件減低掃描位移功率趙家佐; Chao Mango Chia-Tso; 國立交通大學電子工程學系及電子研究所
2009嵌入式DRAM測試方法趙家佐; Chao Mango Chia-Tso; 國立交通大學電子工程學系及電子研究所
2013平行運算電子設計自動化技術研究---子計畫六：平行化多核心系統測試方法( III )趙家佐; Chao Mango Chia-Tso; 國立交通大學電子工程學系及電子研究所
2011平行運算電子設計自動化技術研究-子計畫六：平行化多核心系統測試方法( I )趙家佐; Chao Mango Chia-Tso; 國立交通大學電子工程學系及電子研究所
2012平行運算電子設計自動化技術研究-子計畫六：平行化多核心系統測試方法(2/3)趙家佐; Chao Mango Chia-Tso; 國立交通大學電子工程學系及電子研究所
2007建構有未知值測試回應壓密之最佳化空間壓縮器趙家佐; Chao Mango Chia-Tso; 國立交通大學電子工程學系及電子研究所
2007混合式測試回應壓密-結合空間壓密器與未知值阻擋多重輸入位移儲存趙家佐; Chao Mango Chia-Tso; 國立交通大學電子工程學系及電子研究所
2009解決工程改變中所產生之輸入扭轉違規與輸出負載違規趙家佐; Chao Mango Chia-Tso; 國立交通大學電子工程學系及電子研究所
2010針對粗顆粒多重臨界電壓CMOS技術之電源開關繞線趙家佐; Chao Mango Chia-Tso; 國立交通大學電子工程學系及電子研究所
2013鰭狀場效電晶體 (FinFET) 電路之錯誤模型與測試方法趙家佐; Chao Mango Chia-Tso; 國立交通大學電子工程學系及電子研究所
2014鰭狀場效電晶體 (FinFET) 電路之錯誤模型與測試方法趙家佐; Chao Mango Chia-Tso; 國立交通大學電子工程學系及電子研究所
2015鰭狀場效電晶體 (FinFET) 電路之錯誤模型與測試方法趙家佐; Chao Mango Chia-Tso; 國立交通大學電子工程學系及電子研究所
顯示 1 到 13 筆資料，總共 13 筆