動態頻率動態電壓管理器之設計應用於能量察覺的快速傅利葉轉換處理器

Abstract

本論文提出一個動態頻率動態電壓的管理器之設計應用於1024點具有能量察覺的快速傅利葉處理器上。這個能量察覺的快速傅利葉處理器可以動態地改變其精確度(8位元或16位元)。當電壓在1.8v時，此動態頻率動態電壓管理器產生413Mz頻率給8位元精確度操作,206Mz頻率給16位元精確度操作。最佳的能量延遲積是當電壓在1.2v的時候發生。當電壓降低至1.2v時，動態頻率動態電壓管理器產188Mz頻率給8位元精確度操作,93Mz給16位元操作。當8位元操作時，此最佳的操作點可以省下能量54.7％ 和能量延遲積 18％。當16位元操作時，此最佳的操作點可以省下能量56.4％ 和能量延遲積 13％。在此動態頻率動態電壓管理器中我們提出了一個時脈切換器電路可以防止當切換兩個時脈的時候，所發生的競跑現象的問題。我們也提供了一個產生1.2v的降電壓轉換器其輸出的溫度變化只有1.1mV/℃ 。 動態頻率動態電壓的管理器和能量察覺快速傅利葉處理器是採用 0.18-μm CMOS 技術來實現的。

Using dynamic frequency and voltage management (DFVM) for a 1024-point energy-aware fast Fourier transform (FFT) processor is presented in this thesis. The energy-aware FFT processor allows for changing bit precision (8 bit or 16 bit) dynamically. DFVM scheme controls the frequency at 413Mz for 8 bit precision, 206Mz for 16bit precision which supply voltage is 1.8v. More advanced, the optimal energy delay product (EDP) point is that 1.2v supply voltage with clock frequency operates at 188Mz for 8 bit precision, 93Mz for 16bit precision. This optimization point save archive 54.7％ and 56.4％ energy dissipation, 18％ and 13％ EDP for fully 8 bit and 16 bit precision respectively. In DFVM scheme, the proposed clock switch circuit can prevent from the race problem when switch two different clock. The proposed voltage down converter (VDC) generates 1.2v supply voltage, only has temperature dependency of 1.1 mV / ℃ characteristic. DFVM and energy-aware FFT processor are implemented in 0.18-μm CMOS technology.