標題: 具矽奈米晶體捕捉層之底部閘極多晶矽薄膜非揮發性記憶體元件
Bottom-gate Poly-Si Thin Film Transistor Nonvolatile Memory with Si nanocrystals Trapping Layer
作者: 廖銘楷
Liao, Ming-Kai
趙天生
Chao, Tien-Sheng
理學院應用科技學程
關鍵字: 非揮發性薄膜電晶體;Poly-Si TFTs
公開日期: 2011
摘要: 本論文中,我們提出了新穎SONOS多晶矽薄膜電晶體非揮發性 記憶體元件結構,並且針對在形成多晶矽源、汲極通道層製程,先行 進行磷離子佈植再使用固相結晶法(SPC)與金屬誘導側向結晶法 (MILC)形成多晶矽通道層,或是先行使用SPC與MILC形成多晶矽通 道層再進行磷離子佈植,並且都在其元件的氮化矽之中利用臨場方式 嵌入矽奈米晶體的製作方式,然也同時採用了底部閘極的製程結構。 在此次研究當中,我們選取四種不同製程方式之元件[表.1-1],以 下論文我們將以A、B、C、D元件代表此四種不同形式的薄膜電晶體 記憶體元件。實驗數據顯示A元件的基本電特性(IDVG)表現最差,汲 極漏電流(Drain leakage current)是四個元件當中最高、載子移動率也是 最慢,以及次臨界斜率也最大,這就明顯表示A元件的開關切換速率是四個元件中最慢的,相反的B、C、D元件無論是汲極漏電流、載 子移動率以及次臨界斜率都表現的比A元件優良許多,不過在閘極誘 發汲極漏電流(GIDL;VG = -8 V)的電特性表現,卻又以A元件與D 元件較為出色,是沒有GIDL電流的,相反的C元件的GIDL電流是 最大的。此外我們也比較其A、B、C、D四種元件的記憶體寫入/抹 除效率(Program/Erase)、資料保存性(Retention)以及耐久性測試。使用 相同的寫入抹除的條件下,可以從量測數據發現A元件的記憶體特性 優於D元件,至於B、C元件無法順利的進行寫入/抹除的特性,我們 判斷可能是因為B、C元件製作時先行進行源、汲極通道層的磷離子 佈植後再進行金屬誘導結晶(MILC)多晶矽造成金屬汙染,導電性不 佳,漏電流大,導致B、C元件在進行寫入的時候,無法順利的將電 荷經由閘極產生的電場進入氮化矽奈米晶體層,亦或是有順利將電荷 捕捉進入氮化矽層,但是無法順利的將電荷保存在氮化矽層,電荷會 經由汲極洩漏掉,所以導致元件幾乎完全不具有記憶體特性,在本論 文當中,我們將更詳細討論這四種元件的的相關電特性以及機制。
URI: http://140.113.39.130/cdrfb3/record/nctu/#GT079973605
http://hdl.handle.net/11536/50899
Appears in Collections:Thesis


Files in This Item:

  1. 360501.pdf

If it is a zip file, please download the file and unzip it, then open index.html in a browser to view the full text content.