隨機測試與邏輯設計

Abstract

由於數位電路之結構越來越複雜, 使得線路測試越來越困難。傳統的測試方法已經無 法應付這種與日俱增的需要, 隨機測試已經被用來克服這種昂貴的測試成本, 美中不 足的是這種方法的基本理論尚未發展完全, 目前只停留在某些特定線路測試, 而且分 析方法有時會變得十分複雜, 本論文將對組合線路和順序線路之單線和多線錯誤提出 解決方法, 這些方法將根據線路的特性而從統計的觀點使測試過程得到最高的可靠性 。另外本文也將建立濃縮測試模式來澄清一些和直覺相反的事實。我們也針對順序線 路的測試序列加以簡化其求取之過程, 使得大形線路也能很快的被分析而求出其對應 的測試序列。