標題: 雙微處理機數據通訓處理器的設計與製作
作者: 莊俊雄
Zhuang, Zun-Xiong
李祖添
Li, Zu-Tian
電控工程研究所
關鍵字: 雙微處理機;數據通訊處理機;資據網路結構;共同記憶體;匯流排仲裁器;自動控制;控制工程;電腦;AUTOMATIC-CONTROL-ENGINEERING;CONTROL-ENGINEERING;COMPUTER
公開日期: 1982
摘要: 此篇論文敘述一個數通訊處理器的設計及製作,此系統利兩個微處理機同時工作來加 快處理的速度。 文中首先由幾個觀點來說明數據通處通訊處理器如何適當的應在資據路結構中來提高 整個網路結構中來提高整個網路的使效率。然後根據功能規格,以雙微處理機的結構 去規劃此系統,包括兩微處理木機如何耦合、如何利用共同記憶體來交換資據、如何 設計共同記憶體的匯流排仲裁器。 實驗的結果,包括整個硬體結構方塊圖,詳細線路圖及軟體流程圖亦將一併附上。
URI: http://140.113.39.130/cdrfb3/record/nctu/#NT714146004
http://hdl.handle.net/11536/51678
Appears in Collections:Thesis