佈線圖之邏輯電路檢驗程式

Abstract

在本論文中，我們提出一個邏輯電路的檢驗程式。此程式之主要目的在檢驗出佈線圖 之邏輯電路與實際設計之邏輯電路是否相符合。當佈線圖之邏輯電路與原設計之邏輯 電路不同，此程式可檢驗出其錯誤之邏輯閘和錯誤之連接線。 此程式乃利用電路之邏輯層次做比較，並且仗用下列三種方法來對所有之邏輯做不同 之分類：ぇ依其距離之特性分類，え依其邏輯之特性分類，ぉ依其扇出之特性分類。 當電路之中有錯誤時，錯誤之邏輯依下列之方式來檢驗出ぇ檢驗邏輯閘與輸入端之距 離特性，え檢驗邏輯閘與輸出端之距離特性ぉ檢驗邏輯閘之週圍特性お檢驗邏輯閘之 輸入特性和邏輯閘之輸出特性。 實驗結果證實，我們可迅速檢驗出兩邏輯電路是否相同，並可正確指出其錯誤之處。