一個非同步陣列處理機的設計

Abstract

本篇論文，主要在設計一個能彈性組合的非同步陣列處理機（Asynchronous Array P -rocessor ）能藉著組合成多種結構，以及管線操作（pipelining）而達成多種高效 益的計算系統。本處理機，為一個６４位元的浮點運算器，對於乘法器的設計，採用 了布氏（Booth ）演繹法，做數次迴圈累加，以簡化計算單元的硬體線路。對於處理 機間連線的設計，則擷取了平行演繹法中廣播（broadacst ）和局部（local ）兩大 特性，在每個處理機上設計了３２位元的平行資料埠（parallel data port）和四組 串聯資料埠（serial data port），以善資料傳送的瓶頸，並可做多種不同系統的組 合使用，在特殊用途的領域中，有一寬廣的運用範圍。其內部指令的設計，採用了巨 集指令方式，對應到微指令程式中執行，簡化了硬體控制上的複雜度。最後，我們選 擇了矩陣乘法和快速傳立葉轉換式（FFT ）兩演繹法做模擬，其矩陣模擬的結果，效 能超過VAX １１╱７８０的１００倍，鼓舞了我們做更進一步的研究。