串接受控器在P.M.系統下之設計法則

Abstract

本篇論文對P.M.系統的內迴路設計，提出了一個新的方法。P.M.系統的整體設計，原 本就已經被發展出來，但是，在內迴路的低頻設計部份，仍然存在著一些問題。它的 內迴路設計方法並不完整，沒有明確的設計規則，而且費時。 P.M.的內迴路設計昃低頻部份與高頻部份分開部份。因此，低頻部份的設計，會影響 高頻部份的設計。另外，感測器雜訊通常是；造成迴路不穩定的因素之一。新的設計 方法即是致力於感測器雜訊的降低，而且使內迴路的高頻設計不受內迴路的低頻設計 所妨礙。 在感測器雜訊的降低方面，久反現內迴路的相角越小，外迴路對感測器雜訊的衰減能 力越強。於是知道內迴路的設計規則之一是使相角越小越好，所以內迴路的極點與零 點必須儘量靠近。另一方面，要使內迴路的低頻設計不妨礙高頻的設計，必須特別注 意介於高頻低頻之間，內迴路極點的位置。綜合這兩個設計大點，本文設定了內迴路 低頻部分皂增益值極極點、零點的位置，並且簡化了設計步驟。 本文所提出的設計方法使用非常簡單，有許多的例子可供參考，並且列舉了設計方法 和設計導引，可以幫助設計者在短時間之內，完成設計。