多匯流道多處理機系統中快速記憶體一致性協議之研究與性能評估

Abstract

在單匯流道連接形式的多處理機系統上已發展出多種快速記憶體一致性協議的方法， 然而，隨著處理機數目的增加，此共用匯流道終將成為系統的瓶頸。此時就必須修改 這些協議使其適用於更寬廣的連結網路中。為了能夠將單匯流道系統上的一致性協議 應用到多匯流道系統中，我們需要一種特殊裝置來防止同時間不同匯流道去更勤同一 記憶區塊所造成的程式或資料錯誤。本論文將快速記憶體上匯流道的監視能力應用到 這些一致性協議上，使其能運作於多匯流道系統中，並根據一些重要參數來評估其性 能。使用的模擬模式是建立在增強式的時間派翠網路上，而所增加的特徵是為了配合 我們所提出的機動式負載模式。模擬的結果顯示出在不同條件下各協議的不同性能， 並指出在較大系統中所需的匯流道情形及其飽和點。另外也做了一些以共用及私用區 塊的使用頻率等參數為主的模擬。