標題: | 超大型積體電路陳列的設計與應用 |
作者: | 劉啟民 LIU,QI-MIN 任建葳 REN,JIAN-WEI 電子研究所 |
關鍵字: | 超大型積體電路;心縮陣列;二階式心縮陣列;多速式新縮陣列;頻譜;影像再取樣;(SYSTOLIC-ARRAYS);(TWO-LEVEL-PIPELINED-SYSTOLIC-;(MULTIRATED-SYSTOLIC-ARRAYS);(IMAGE-RESAMPLING) |
公開日期: | 1990 |
摘要: | 超大型積體電路陣列具有快速運算于適合超大型積體電路實現的優點。應用導向之超 大型積體電路陣列的設計, 可經由兩步驟。第一步驟為找出適合以超大型積體電路陣 列的實現的計算法則。如于并非任一計算法則皆適合以超大型積體電路陣列來實現, 如何發掘及推導出合適的計算法則常是設計應用導向之超大型積體電路陣列的關鍵。 通常此種計算法則可經由修改現存之計算法則來得到。但對某些應用, 則須針對需求 重新來推導。如何針對不同領域需求, 及適合超大型積體電路陣列實現去推導演算法 則是此一部分的研究主題。基于一知當的計算法則, 第二步驟是去合成適合的超大型 積體電路陣列。此步驟所探討的主題包括計算法則潛藏平行度的探求, 計算工作到計 算體的分配, 及計算順序的安排。本諭文所要探討的是此二步驟的相關問題。 本諭文提出一通用性的合成方法來設計超大型積體電路陣列。此方法可有系統地用來 設計心縮陣列 (systolic arrays) , 二階式心縮陣列 (two-level pipelined syst olicarrays) , 多速式新縮陣列 (multirated systolic arrays) , 及通用式超大型 積體電路陣列 (generalized pipelined VLSI arrays)。此方法并溶入錯于位錯于位 元式計算的考慮, 使能系統地設計容錯陣列 (fault-tolerant array) 和位元式心縮 陣列(bit-levelsystolec arrays)。根據此方法, 本論文針對不同應用推導計算法則 和設計適當陣列。所探討領域包括影像再取樣 (Image Resampling) 、雷達偵測、傅 立葉轉換、餘弦轉換 (Discrete Cosine Transforrn) 、頻譜預測(AR spectral Est imation)、遞回濾波器(Recursive Filters)。 針對影像再取樣, 本論文提出一適合二階式心縮陣列實現且記憶體需求量少的計算法 則。針對傅立葉轉換, 本論文探討運算法則的推導、分析, 及運用較小陣列計算轉換 長度大的方法。就雷達偵測, 本論文提出一適應性計算法則。此法則除有適合超大型 積體電路陣列之高計算平等度和區域性外, 并有優秀的數值特色于低計算復雜度。就 遞回濾波器, 本論文探討如何以二階式心縮陣列實現來達到最大輸出度 (Throughput Rate) 。就餘弦轉換, 本論文探討如何針對輸出入頻道、處理器 (Processing Eleme nts) 復雜度和個數去推導的計算法則。 針對頻譜預測, 本論文推導出兩種個別適合 靜態環境 (stationary) 于非靜態環境 (nonstationary)的計算法則。 |
URI: | http://140.113.39.130/cdrfb3/record/nctu/#NT792430008 http://hdl.handle.net/11536/55352 |
Appears in Collections: | Thesis |