CMOS低功率數值控制振盪器之晶片設計

Abstract

在本論文中，我們設計一低功率之數值控制振盪器晶片。其功能特徵包括：48位元 之頻率解析、12位元之振幅解析及15位元之相位解析、正弦或餘弦之２補數或二進 位偏移輸出碼、微處理器匯流排之控制輸入、和具3.3 伏特或5 伏特可供選擇之電 源。為達到低功率要求，我們採用管狀架構的累加器和一些ROM 的壓縮技巧；此外 ，也設計了晶片內降壓轉換器和供正弦或餘弦查表用的低功率單相位 PLA。此一晶 片採用0.8μm SPDM 的CMOS生產技術，估用10.6 mm□ 的面積，內含二萬三千顆電 晶體。模擬結果，此振盪器能操作在50MHz 的頻率，平均消耗功率約130mW 。