標題: CMOS低功率數值控制振盪器之晶片設計
A CMOS low-power numerically controlled oscillator chip design
作者: 李國嘉
Li, Guo-Jia
項春申
C. Bernard Shung
電子研究所
關鍵字: CMOS低功率;晶片設計;電子工程;數值控制振盪器;低功率;ROM 的壓縮;可程式邏輯陣列;降壓轉換器;ELECTRONIC-ENGINEERING;NCO;low power;ROM compression;PLA;voltage down converter
公開日期: 1993
摘要: 在本論文中,我們設計一低功率之數值控制振盪器晶片。其功能特徵包括:48位元 之頻率解析、12位元之振幅解析及15位元之相位解析、正弦或餘弦之2補數或二進 位偏移輸出碼、微處理器匯流排之控制輸入、和具3.3 伏特或5 伏特可供選擇之電 源。為達到低功率要求,我們採用管狀架構的累加器和一些ROM 的壓縮技巧;此外 ,也設計了晶片內降壓轉換器和供正弦或餘弦查表用的低功率單相位 PLA。此一晶 片採用0.8μm SPDM 的CMOS生產技術,估用10.6 mm□ 的面積,內含二萬三千顆電 晶體。模擬結果,此振盪器能操作在50MHz 的頻率,平均消耗功率約130mW 。
URI: http://140.113.39.130/cdrfb3/record/nctu/#NT824430001
http://hdl.handle.net/11536/58653
Appears in Collections:Thesis