快速傅立葉轉換之複數乘法器設計及其系統整合改良

完整後設資料紀錄

DC 欄位	值	語言
dc.contributor.author	陳振模	en_US
dc.contributor.author	王逸如	en_US
dc.date.accessioned	2014-12-12T02:30:45Z	-
dc.date.available	2014-12-12T02:30:45Z	-
dc.date.issued	2004	en_US
dc.identifier.uri	http://140.113.39.130/cdrfb3/record/nctu/#GT009213601	en_US
dc.identifier.uri	http://hdl.handle.net/11536/70434	-
dc.description.abstract	本文首先介紹了快速傅立葉轉換的數學架構，並且依照不同數學架構的特點設計了不同的硬體實現架構，特別是針對於複數乘法器部分的改良，可以得到低面積，低消耗能量以及高效能的設計，並且針對改良後的快速傅立葉轉換系統和原始的快速傅立葉轉換系統來做比較討論，最後針對於改良後的系統，得知面積和消耗能量都得以下降約10%~20%	zh_TW
dc.language.iso	zh_TW	en_US
dc.subject	傅立葉	zh_TW
dc.subject	FFT	en_US
dc.title	快速傅立葉轉換之複數乘法器設計及其系統整合改良	zh_TW
dc.title	Multiplier design and use it to improve FFT system	en_US
dc.type	Thesis	en_US
dc.contributor.department	電信工程研究所	zh_TW
顯示於類別：	畢業論文