天線效應於0.13微米快閃記憶體所造成的損害及如何避免和良率提升之研究

Abstract

在本論文中，我們發現天線效應在0.13微米的快閃記憶體中造成嚴重的損害。 而天線效應的產生是因為在製的過程中有必須的電漿的乾蝕刻，以及金屬﹝鋁、銅 、鎢﹞的沉積。所以是無法避免的。若是天線效應發生時會對於元件造成如何的損害呢？帶電的離子會由導電的金屬表面進入電路的內部，進一步的穿透閘極氧化層﹝Gate Oxide﹞，就會造成元件的損壞。而損壞的結果會造成臨界電壓﹝Threshold Voltage﹞漂移，以及閘極崩潰電壓﹝Gate Oxide Breakdown Voltage﹞下降。這些的破壞會造成元件的工作異常，並且會有可靠度的問題元件會提早老化。所以對於積體電路而言天線效應是一個重要的課題。隨著製程的進步，在現在超薄閘極氧化層的世代中更是須要考量天線效應對於閘極氧化層的影響。 而影響天線效應的就是天線比例﹝Antenna Ratio﹞。而天線比例是就金屬導線的面積與極氧化層﹝Gate Oxide﹞之間的比例，若比值越小則受天線的影響就越小 。而電路的佈局﹝Circuit Layout﹞也是影響天線效應的另一因素。若是給予適當的電路的佈局可以將電漿的電荷導向基板﹝Substrate﹞，而電荷將不會再經由閘極穿過氧化層再經基板消失。 所以經由適當的天線比的選擇就能減低電荷存留在線路中及對於閘極氧化層的損害。而良好的佈局則是更能進一步減低天線效應的影響。綜合以上二項的改進就能有提高生產的良率及可靠度。