低電壓管線式類比數位轉換器之設計技術

Abstract

在通訊系統中，訊號會先透過一個類比數位轉換器將接收到的類比訊號量化，以供後級的數位電路執行更複雜的訊號處理；而製程技術的進步使得數位信號處理系統可以用更小的晶片面積達到更高的運算速度，伴隨著電晶體尺寸的縮小供應電源電壓也跟著下降，在現今的積 體電路設計趨勢中，類比數位轉換器必須和龐大的數位訊號處理系統整合在單一顆晶片上。因此，類比數位轉換器也必須和數位電路操作在相同的工作電壓之下。 在本論文中我們的主要目標是設計一個操作在1V 電壓，每秒200萬次取樣導管式類比數位轉換器。採用每級2.5-bit解析度的架構提高整個類比數位轉換器的運算速度，並結合數位校正技術以補償對比較器的偏移電壓容忍度和電容不匹配以及放大器增益太小所造成的誤差；因為放大器是整個類比數位轉換器功率消耗的主要來源，在系統規格的要求下，設計出一個高速放大器，並對此放大器進行功率消耗最小化的設計流程；利用切換放大器技巧可以降低整個類比數位轉換器功率消耗約為原來的一半。此外，針對因為放大器增益太小所造成的非線性誤差，本文也提出一個非線性係數粹取的演算法，可以將此一非線性係數給找出來，再利用數位的方式校正回去。