奈米級先進絕緣層上覆矽(SOI)元件研製與分析

Abstract

本計畫將製作與研究UTB (Ultra Thin Body) 與鰭狀場效電晶體(FinEFT) 的FD (Fully Depleted) SOI 元件，配合完全矽化金屬閘極(FUSI)與矽化金屬擴散(SADS)源/汲極 等方式，可以改變元件啟始電壓(Vth)的大小，並將元件應用於低溫製程。由於FD SOI 是利用相當薄且窄小的矽薄膜來控制短通道效應，在通道處最好沒有任何摻雜，以減少 參數擾動(parameter fluctuation)的效應，所以早期傳統以離子植入方式調變起始電壓的 方法對於此類元件並不適用。藉由改變閘極功函數來調變啟始電壓，是另一種可行之 道；在本計畫中，藉由改變金屬矽化閘極中的雜質型態與濃度，來達到此目的，並進一 步探討矽化金屬閘極對於元件特性的影響，矽化金屬閘極與閘極介電層材料之間的關 係，雜質在矽化金屬中擴散速度。最後研究矽化金屬擴散與傳統離子植入源/汲極，對 於應用於FD SOI 元件上之差異性，並冀望能發展出一高性能但低製程溫度的先進奈米 級CMOS 製程。