深次微米互補式金氧半製程技術下之混合電壓輸出入界面電路與靜電放電防護電路的設計

標題:	深次微米互補式金氧半製程技術下之混合電壓輸出入界面電路與靜電放電防護電路的設計 Design of Mixed-Voltage I/O Interface Circuits and On-Chip ESD Protection Circuits in Sub-Quarter-Micron CMOS IC's
作者:	柯明道 KER MING-DOU 國立交通大學電子工程學系
公開日期:	2000
官方說明文件#:	NSC89-2215-E009-103
URI:	http://hdl.handle.net/11536/93852 https://www.grb.gov.tw/search/planDetail?id=583886&docId=109706
顯示於類別：	研究計畫

文件中的檔案：

若為 zip 檔案，請下載檔案解壓縮後，用瀏覽器開啟資料夾中的 index.html 瀏覽全文。