可變速率時序同步電路之研製(II)

Full metadata record

DC Field	Value	Language
dc.contributor.author	李鎮宜	en_US
dc.contributor.author	LEE CHEN-YI	en_US
dc.date.accessioned	2014-12-13T10:39:59Z	-
dc.date.available	2014-12-13T10:39:59Z	-
dc.date.issued	1994	en_US
dc.identifier.govdoc	TL-83-7202	zh_TW
dc.identifier.uri	http://hdl.handle.net/11536/97031	-
dc.identifier.uri	https://www.grb.gov.tw/search/planDetail?id=131645&docId=22030	en_US
dc.description.abstract	可變速率資料的傳送,在ATM的架構下,不僅可提升傳送效益,更可提高視訊傳送的品質.然而藉由分封傳送的方式,欲達成上述目標,則有賴於接收端和發射端良好的時序同步策略.在上年度的計畫中,我們已發展出一適用於多源的可變速率同步演算法則以及架構.經由時間領域的探討,配合資料輸出量的多寡來決定傳送次序,進而達成時序同步的要求.為達成即時作業,並展示此同步法則的功能,我們預計以一年的時間完成此同步晶片的製作、測試,並將其整合在一PC示範系統中,以驗證可變速率資料傳送的優點.因此,本年度計畫重點在於電路設計、晶片製作,以及雛型示範系統之建立.	zh_TW
dc.description.sponsorship	交通部	zh_TW
dc.language.iso	zh_TW	en_US
dc.subject	非同步傳輸模式	zh_TW
dc.subject	時序同步	zh_TW
dc.subject	數據傳輸	zh_TW
dc.subject	電路設計	zh_TW
dc.subject	ATM	en_US
dc.subject	Timing synchronous circuit	en_US
dc.subject	Data transmission	en_US
dc.subject	Crcuit design	en_US
dc.title	可變速率時序同步電路之研製(II)	zh_TW
dc.title	Implementation of Variable Rate Timing Synchronous Circuits(II)	en_US
dc.type	Plan	en_US
dc.contributor.department	國立交通大學電子研究所	zh_TW
Appears in Collections:	Research Plans