X86超純量處理器之預測性記憶體存取單元設計

完整後設資料紀錄

DC 欄位	值	語言
dc.contributor.author	單智君	en_US
dc.contributor.author	JEAN JYH-JIUNSHANN	en_US
dc.date.accessioned	2014-12-13T10:36:25Z	-
dc.date.available	2014-12-13T10:36:25Z	-
dc.date.issued	2000	en_US
dc.identifier.govdoc	NSC89-2213-E009-205	zh_TW
dc.identifier.uri	http://hdl.handle.net/11536/93927	-
dc.identifier.uri	https://www.grb.gov.tw/search/planDetail?id=577589&docId=108140	en_US
dc.description.sponsorship	行政院國家科學委員會	zh_TW
dc.language.iso	zh_TW	en_US
dc.title	X86超純量處理器之預測性記憶體存取單元設計	zh_TW
dc.title	Design of a Speculative Memory Access Unit for X86 Superscalar Processors	en_US
dc.type	Plan	en_US
dc.contributor.department	國立交通大學資訊工程學系	zh_TW
顯示於類別：	研究計畫

文件中的檔案：

若為 zip 檔案，請下載檔案解壓縮後，用瀏覽器開啟資料夾中的 index.html 瀏覽全文。