低電壓輸入輸出緩衝器及傳送接受器之設計

標題:	低電壓輸入輸出緩衝器及傳送接受器之設計 The Design of 3.3V Input/Output Buffers and Transceiver Circuits
作者:	吳錦川國立交通大學電子工程學系
關鍵字:	TTL輸入緩衝器;輸出緩衝器;收發器;TTL input buffer;Output buffer;Transceiver
公開日期:	1994
摘要:	本計畫分為兩個子計畫:(1)Input/output buffers 之設計:Inputbuffers共分三種,a.直接輸入式;b.AND 式;c.OR式.必需具TTL相容性,即Threshold voltage在 1.4V~ 1.5V,儘量不受製程影響而改變.不要有D.C. path及高速.Ouput brffers共分五種;輸出電流分別為4mA□ 6mA□9mA□12mA□18mA,此電路之要求為高速和Low groundbounce.(2)EIA/TIA-232 Transceiver之設計: 為達到EIA/TIA-232.plmin.5V之要求,必需設計從+3V轉換成.plmin.6V和.plmin.9V之Charge pump電路.Transceiver 的data rate是100 Kbits/sec. Receiver必需有Tri-state output.Transceiver要有low power shutdown功能.
官方說明文件#:	交大編號C82079
URI:	http://hdl.handle.net/11536/97025 https://www.grb.gov.tw/search/planDetail?id=103836&docId=16375
Appears in Collections:	Research Plans