Skip navigation
瀏覽
學術出版
教師專書
期刊論文
會議論文
研究計畫
畢業論文
專利資料
技術報告
數位教材
開放式課程
專題作品
喀報
交大建築展
明竹
活動紀錄
圖書館週
研究攻略營
畢業典禮
開學典禮
數位典藏
楊英風數位美術館
詩人管管數位典藏
歷史新聞
交大 e-News
交大友聲雜誌
陽明交大電子報
陽明交大英文電子報
陽明電子報
校內出版品
交大出版社
交大法學評論
管理與系統
新客家人群像
全球客家研究
犢:傳播與科技
資訊社會研究
交大資訊人
交大管理學報
數理人文
交大學刊
交通大學學報
交大青年
交大體育學刊
陽明神農坡彙訊
校務大數據研究中心電子報
人間思想
文化研究
萌牙會訊
Inter-Asia Cultural Studies
醫學院年報
醫學院季刊
陽明交大藥學系刊
永續發展成果年報
Open House
畢業紀念冊
畢業紀念冊
項目
公開日期
作者
標題
關鍵字
研究人員
English
繁體
简体
目前位置:
國立陽明交通大學機構典藏
瀏覽 的方式: 作者 Wong, Cheng-Chi
跳到:
0-9
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
或是輸入前幾個字:
排序方式:
標題
公開日期
上傳日期
排序方式:
升冪排序
降冪排序
結果/頁面
5
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
90
95
100
作者/紀錄:
全部
1
5
10
15
20
25
30
35
40
45
50
顯示 1 到 12 筆資料,總共 12 筆
公開日期
標題
作者
2007
A 0.22nJ/b/iter 0.13 mu m turbo decoder chip using inter-block permutation interleaver
Wong, Cheng-Chi
;
Tang, Cheng-Hao
;
Lai, Ming-Wei
;
Zheng, Yan-Xiu
;
Lin, Chien-Ching
;
Chang, Hsie-Chia
;
Lee, Chen-Yi
;
Su, Yu-T.
;
電子工程學系及電子研究所
;
Department of Electronics Engineering and Institute of Electronics
1-一月-2009
A 188-size 2.1mm(2) Reconfigurable Turbo Decoder Chip with Parallel Architecture for 3GPP LTE System
Wong, Cheng-Chi
;
Lee, Yung-Yu
;
Chang, Hsie-Chia
;
電子工程學系及電子研究所
;
Department of Electronics Engineering and Institute of Electronics
2009
A 188-size 2.1mm(2) Reconfigurable Turbo Decoder Chip with Parallel Architecture for 3GPP LTE System
Wong, Cheng-Chi
;
Lee, Yung-Yu
;
Chang, Hsie-Chia
;
電子工程學系及電子研究所
;
Department of Electronics Engineering and Institute of Electronics
2009
A 188-size 2.1mm(2) Reconfigurable Turbo Decoder Chip with Parallel Architecture for 3GPP LTE System
Wong, Cheng-Chi
;
Lee, Yung-Yu
;
Chang, Hsie-Chia
;
電子工程學系及電子研究所
;
Department of Electronics Engineering and Institute of Electronics
2012
A 40 nm 535 Mbps Multiple Code-Rate Turbo Decoder Chip Using Reciprocal Dual Trellis
Lin, Chen-Yang
;
Wong, Cheng-Chi
;
Chang, Hsie-Chia
;
電子工程學系及電子研究所
;
Department of Electronics Engineering and Institute of Electronics
1-十一月-2013
A 40 nm 535 Mbps Multiple Code-Rate Turbo Decoder Chip Using Reciprocal Dual Trellis
Lin, Chen-Yang
;
Wong, Cheng-Chi
;
Chang, Hsie-Chia
;
電子工程學系及電子研究所
;
Department of Electronics Engineering and Institute of Electronics
1-一月-2015
An Area Efficient Radix-4 Reciprocal Dual Trellis Architecture for a High-Code-Rate Turbo Decoder
Lin, Chen-Yang
;
Wong, Cheng-Chi
;
Chang, Hsie-Chia
;
電子工程學系及電子研究所
;
Department of Electronics Engineering and Institute of Electronics
1-六月-2011
High-Efficiency Processing Schedule for Parallel Turbo Decoders Using QPP Interleaver
Wong, Cheng-Chi
;
Chang, Hsie-Chia
;
電子工程學系及電子研究所
;
Department of Electronics Engineering and Institute of Electronics
2010
A Multiple Code-Rate Turbo Decoder Based on Reciprocal Dual Trellis Architecture
Lin, Chen-Yang
;
Wong, Cheng-Chi
;
Chang, Hsie-Chia
;
電子工程學系及電子研究所
;
Department of Electronics Engineering and Institute of Electronics
1-七月-2010
Reconfigurable Turbo Decoder With Parallel Architecture for 3GPP LTE System
Wong, Cheng-Chi
;
Chang, Hsie-Chia
;
電子工程學系及電子研究所
;
Department of Electronics Engineering and Institute of Electronics
1-二月-2010
Turbo Decoder Using Contention-Free Interleaver and Parallel Architecture
Wong, Cheng-Chi
;
Lai, Ming-Wei
;
Lin, Chien-Ching
;
Chang, Hsie-Chia
;
Lee, Chen-Yi
;
電子工程學系及電子研究所
;
Department of Electronics Engineering and Institute of Electronics
2010
運用平行架構及無競爭式交錯器之渦輪碼解碼器
翁政吉
;
Wong, Cheng-Chi
;
張錫嘉
;
Chang, Hsie-Chia
;
電子研究所