數位音訊廣播接收機本地振盪器鎖相迴路之設計與模擬分析

完整後設資料紀錄

DC 欄位	值	語言
dc.contributor.author	蘇芳正	en_US
dc.contributor.author	唐震寰	en_US
dc.date.accessioned	2014-12-12T02:31:12Z	-
dc.date.available	2014-12-12T02:31:12Z	-
dc.date.issued	2005	en_US
dc.identifier.uri	http://140.113.39.130/cdrfb3/record/nctu/#GT009213636	en_US
dc.identifier.uri	http://hdl.handle.net/11536/70756	-
dc.description.abstract	本研究以TSMC 0.25 1P5M之製程，設計L-Band數位音訊廣播接收機之本地振盪器鎖相迴路。該數位音訊廣播接收機射頻頻段為1452MHz∼1492MHz，中頻選定為172MHz∼212MHz，而本地振盪器鎖相迴路訊號固定為1280MHz；而經降頻至第一中頻後，利用VHF-Band頻率合成器將第一中頻訊號，再降頻至第二中頻43MHz。本論文設計1280MHz本地振盪器之鎖相迴路，提供射頻訊號降至第一中頻。	zh_TW
dc.language.iso	zh_TW	en_US
dc.subject	鎖相迴路	zh_TW
dc.subject	數位音訊廣播	zh_TW
dc.subject	PLL	en_US
dc.subject	DAB	en_US
dc.title	數位音訊廣播接收機本地振盪器鎖相迴路之設計與模擬分析	zh_TW
dc.title	Design nad Simulation of DAB Local Oscillator Phase Locked Loop	en_US
dc.type	Thesis	en_US
dc.contributor.department	電信工程研究所	zh_TW
顯示於類別：	畢業論文

文件中的檔案：

若為 zip 檔案，請下載檔案解壓縮後，用瀏覽器開啟資料夾中的 index.html 瀏覽全文。