標題: | 數位音訊廣播接收機本地振盪器鎖相迴路之設計與模擬分析 Design nad Simulation of DAB Local Oscillator Phase Locked Loop |
作者: | 蘇芳正 唐震寰 電信工程研究所 |
關鍵字: | 鎖相迴路;數位音訊廣播;PLL;DAB |
公開日期: | 2005 |
摘要: | 本研究以TSMC 0.25 1P5M之製程,設計L-Band數位音訊廣播接收機之本地振盪器鎖相迴路。該數位音訊廣播接收機射頻頻段為1452MHz∼1492MHz,中頻選定為172MHz∼212MHz,而本地振盪器鎖相迴路訊號固定為1280MHz;而經降頻至第一中頻後,利用VHF-Band頻率合成器將第一中頻訊號,再降頻至第二中頻43MHz。本論文設計1280MHz本地振盪器之鎖相迴路,提供射頻訊號降至第一中頻。 |
URI: | http://140.113.39.130/cdrfb3/record/nctu/#GT009213636 http://hdl.handle.net/11536/70756 |
Appears in Collections: | Thesis |
Files in This Item:
If it is a zip file, please download the file and unzip it, then open index.html in a browser to view the full text content.